AMD刚刚引领开启了PCIe 4.0时代,下一代的PCIe 5.0标准就已经开始上路了。 不久前,Intel出货了支持PCIe 5.0的新款Agilex FPGA,并采用10nm工艺。现在,Gen-Z联盟又发布了这一高速互连标准的最新1.1版本,也加入了PCIe 5.0。
PCIe 3.0标准还是遥远的2010年发布的,所以在制定新标准的时候,PCI-SIG组织同步规划了PCIe 4.0、PCIe 5.0,其中后者已在今年5月底完工,这意味着产业随时可以利用它打造相关技术和产品了。 Gen-Z其实是一堆行业巨头不满意Intel技术垄断和演进的情况下,合作搞出的新型高速互连标准,AMD、ARM、博通、Cray、戴尔EMC、HPE、华为、IBM、联想、Mellanox(NVIDIA)、美光、红帽、三星、希捷、SK海力士、西数、赛灵思等等都在其中。 Gen-Z面向数据中心和服务器市场,是一种以内存为中心的总线结构式协议,具备高带宽、低延迟、先进工作负载、良好兼容性和经济性等优点。
Gen-Z 1.0标准采用PCIe物理层和修改的IEEE 802.3以太网电气层标准,但在物理层上只定义了PCIe 4.0,因此每通道速度最快只有25GT/s,要想充分利用标准的全部性能,也必须满足PHY物理层面的所有规定。 Gen-Z 1.1则引入了PCIe 5.0,每通道速度提高到32GT/s,同时在比较宽松的技术限制下,就可以实现Gen-Z-E-PAM4-50G-Fabric链接,原始数据率53.125GT/s,一切都以达到更高的传输速度、更低的延迟为目标,毕竟这也是该标准的初衷。 更多技术细节这里就不具体展开了,相信未来也会有越来越多的PCIe 5.0技术和产品迅速出现。 至于说过渡性质比较大的PCIe 4.0是不是就没价值了,当然也并非如此,毕竟全面商用和普及PCIe 5.0仍需时日,对于很多渴求高带宽的高性能计算、网络应用来说,PCIe 4.0已经可以解决燃眉之急,后续过渡到PCIe 5.0也非常方便。 |
免责声明:本网站内容由网友自行在页面发布,上传者应自行负责所上传内容涉及的法律责任,本网站对内容真实性、版权等概不负责,亦不承担任何法律责任。其原创性以及文中陈述文字和内容未经本站证实,对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺,并请自行核实相关内容。本站不承担此类作品侵权行为的直接责任及连带责任。如若本网有任何内容侵犯您的权益,请及时联系我们,本站将会在24小时内处理完毕。