Intel这几年虽然在制造工艺上步伐慢了很多,但是说起半导体前沿技术研究和储备,Intel的实力仍是行业数一数二的。 在近日的国际超大规模集成电路会议上,Intel首席技术官、Intel实验室总监Mike Mayberry就畅谈了未来的晶体管结构研究,包括GAA环绕栅极、2D MBCFET多桥-通道场效应管纳米片结构,乃至最终摆脱CMOS。 FinFET立体晶体管是Intel 22nm、台积电16nm、三星14nm工艺节点上引入的,仍在持续推进,而接下来最有希望的变革就是GAA环绕栅极结构,重新设计晶体管底层结构,而且可以做得很小(nanowire纳米线),也可以做得很宽(nanosheet纳米片)。 这方面比较高调的当属三星,早就宣布将在3nm工艺节点上应用GAA结构。台积电、Intel则没有公布或确定具体计划。 在会议问答阶段,有记者问起Mike Mayberry,纳米线、纳米带(nanoribbon)结构的晶体管何时能够投入大规模量产,他表示虽然没有明确的路线图,但粗略估计未来5年内有戏。 根据早先公布的模糊路线图,Intel未来将每两年进行一次工艺节点重大升级,而每一代工艺都会有+、++两次优化增强,2021年是7nm,首发用于高性能计算GPU Ponte Vecchio,2023年预计进入5nm并同时有7nm++,2025年转入3nm并同时有5nm++。 按照Mike Mayberry给出的时间表,如果乐观激进的话,Intel有望在3nm工艺上应用全新的纳米结构晶体管,或者慢一点的话到时候还是5nm。 他还展望了更遥远的未来,2030年前有望进入神经拟态(neuromorphic)的计算时代,而至于量子计算,可能要2030-2035年才能真正投入商用。 |
免责声明:本网站内容由网友自行在页面发布,上传者应自行负责所上传内容涉及的法律责任,本网站对内容真实性、版权等概不负责,亦不承担任何法律责任。其原创性以及文中陈述文字和内容未经本站证实,对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺,并请自行核实相关内容。本站不承担此类作品侵权行为的直接责任及连带责任。如若本网有任何内容侵犯您的权益,请及时联系我们,本站将会在24小时内处理完毕。