台积电开始建造2纳米制造工厂 2024 年实现量产

据报道，全球领先的半导体代工厂台积电(TSMC)已开始建设其2纳米制造工厂。根据@chiakokhua在Twitter上翻译的DigiTimes报告，除了建造2 nm研发中心外，TSMC还已经开始建造该节点的制造设施，因此它将及时准备就绪。请注意，节点名称不代表晶体管的大小，因此实际上不会是2 nm宽。新设施将位于台湾新竹科学园区台积电总部附近。该报告还确认了有关该节点的第一个细节，特别是它将使用Gate-All-Around(GAA)技术。此外，还有一个关于甚至更小的节点的有趣信息，根据消息来源，已经开始计划1 nm节点。

除先进节点外，台积电还制定了明确计划，以加速推进先进封装技术。其中包括SoIC，InFO，CoWoS和WoW。所有这些技术都被公司归类为“ 3D Fabric”，即使其中一些是2.5D。这些技术将从2021年下半年开始在“竹南”和“ NanKe”工厂大量生产，并有望为公司的利润做出重大贡献。另据报道，竞争的代工厂三星拥有自己的3D封装技术X-cube，但是由于新技术的高成本，它吸引客户的速度比台积电慢得多。

台积电第一次作出将 MBCFET 设计用于其晶体管而不是交由晶圆代工厂的决定。三星于去年 4 月宣布了其 3nm 制造工艺的设计，该公司的 MBCFET 设计是对 2017 年与 IBM 共同开发和推出的 GAAFET 晶体管的改进。三星的 MBCFET 与 GAAFET 相比，前者使用纳米线。这增加了可用于传导的表面积，更重要的是，它允许设计人员在不增加横向表面积的情况下向晶体管添加更多的栅极。

台积电预计其 2 纳米工艺芯片的良率在 2023 年将达到惊人的 90%。若事实如此，那么该晶圆厂将能够很好地完善其制造工艺，并轻松地于 2024 年实现量产。