在今天开幕的科技创新论坛会议上,台积电研发负责人、技术研究副总经理黄汉森除了探讨未来半导体工艺延续到0.1nm的可能之外,还宣布了一个重要消息——台积电已经启动2nm工艺研发,预计四年后问世。 在台积电目前的工艺规划中,7nm工艺去年已经量产,7nm+首次引入EUV极紫外光刻技术,目前已经投入量产; 6nm只是7nm的一个升级版,明年第一季度试产; 5nm全面导入EUV极紫外光刻,已经开始风险性试产,明年底之前量产,苹果A14、AMD五代锐龙(Zen 4都有望采纳),之后还有个增强版的N5P工艺。 3nm有望在2021年试产、2022年量产。 在3nm之后就要进入2nm工艺了,实际上台积电今年6月份就宣布研发2nm工艺了,工厂设置在位于台湾新竹的南方科技园,预计2024年投入生产。 按照台积电给出的指标,2nm工艺是一个重要节点,Metal Track(金属单元高度)和3nm一样维持在5x,同时Gate Pitch(晶体管栅极间距)缩小到30nm,Metal Pitch(金属间距)缩小到20nm,相比于3nm都小了23%。 不过台积电没有透露2nm工艺所需要的技术和材料,性能、功耗等指标更是无从谈起。 |
免责声明:本网站内容由网友自行在页面发布,上传者应自行负责所上传内容涉及的法律责任,本网站对内容真实性、版权等概不负责,亦不承担任何法律责任。其原创性以及文中陈述文字和内容未经本站证实,对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺,并请自行核实相关内容。本站不承担此类作品侵权行为的直接责任及连带责任。如若本网有任何内容侵犯您的权益,请及时联系我们,本站将会在24小时内处理完毕。